RP2040 DMA, CPU 없이도 튜링 완전 시스템 구현 가능
RP2040의 DMA 채널을 독립적인 프로세서처럼 활용하여 CPU 없이도 튜링 완전(Turing Complete)한 컴퓨팅 시스템을 구축하는 방법을 제시함.
메모리 복사(Memory Copy), 전송 트리거 연산(Transport-Triggered Operations), 자가 수정 코드(Self-Modifying Code) 등 DMA의 고급 기능을 활용하여 연산 및 제어 흐름을 구현함.
약 8백만 DMA 블록/초의 처리 속도로, 데이터 이동 중심의 독특한 아키텍처를 통해 복잡한 연산을 수행할 수 있음을 보여줌.
기존의 'mov 명령어만으로 튜링 완전성 증명' 연구와 유사하게, 하드웨어 기능의 재해석을 통해 컴퓨팅의 가능성을 확장함.
DMA 채널을 활용한 Fetch-Execute CPU 구현
커뮤니티에서는 RP2040의 DMA 채널을 독립적인 Fetch-Execute CPU로 활용하는 방식에 주목하고 있습니다. DMA0 채널이 프로그램(DMA 블록 디스크립터 배열)을 메모리에서 읽어와 DMA1 채널의 하드웨어 레지스터로 로드하는 방식입니다. 이 과정에서 DMA1 채널은 데이터 이동을 수행하고, 이를 통해 자가 수정 코드(Self-Modifying Code) 기법으로 다음 DMA 블록의 제어 정보를 동적으로 변경하여 덧셈, 조건 분기 등 일반적인 연산을 구현할 수 있다는 점이 흥미롭다는 반응입니다.
전송 트리거 연산(Transport-Triggered Operations)의 활용
RP2040 DMA 시스템의 전송 트리거 연산(Transport-Triggered Operations), 특히 SFR(Special Function Register)의 섀도우 레지스터를 이용한 비트 단위 SET/CLR/XOR 연산이 핵심적인 역할을 한다는 분석입니다. 각 SFR은 세 개의 섀도우 레지스터를 가지며, 이를 통해 데이터 전송의 부수 효과로 논리 연산을 수행할 수 있습니다. 예를 들어, B OR A, B AND A, B XOR A 연산이 데이터 이동 과정에서 직접 구현 가능하며, 이는 하드웨어 기능의 창의적인 재해석으로 평가받고 있습니다.
DMAasm을 통한 프로그래밍 편의성 증대
복잡한 DMA 제어 블록 설정을 추상화하기 위해 DMAasm이라는 매크로 기반의 어셈블러가 소개되었습니다. 이 매크로는 1980년대 스타일의 단일 누산기(Single Accumulator) 아키텍처처럼 보이게 하여 프로그래밍을 용이하게 합니다. `gpio_out`, `load_sniff`, `jump` 등 다양한 매크로를 통해 개발자는 저수준 DMA 설정의 복잡성을 피해 고수준의 연산에 집중할 수 있다는 점이 장점으로 언급됩니다.
연산 구현의 세부 메커니즘 분석
덧셈, 뺄셈, 시프트 연산 등 기본적인 산술 연산이 DMA 데이터 이동과 전송 트리거 연산을 통해 어떻게 구현되는지에 대한 상세한 설명이 공유되었습니다. 예를 들어, 뺄셈은 2의 보수 계산을 통해 구현되며, 오른쪽 시프트는 비트 반전 후 왼쪽 시프트하는 방식으로 처리됩니다. 이러한 연산 분해(Operation Decomposition) 과정은 DMA 시스템의 유연성과 잠재력을 보여주는 사례로 분석됩니다.
조건부 분기(Conditional Branch) 구현의 복잡성
가장 어려운 연산으로 조건부 분기(Conditional Branch) 구현이 지적되었습니다. 모든 분기 조건은 절대 주소로 변환되어야 하며, 모든 데이터 가능성이 특정 주소로 점프해야 하는 제약이 있습니다. 이는 점프 조건이 작은 정수로 변환되어 블록 주소로 사용되는 방식과 관련이 있습니다. 커뮤니티에서는 이러한 제약 조건 하에서 안정적인 제어 흐름(Stable Control Flow)을 구축하는 것이 핵심 과제임을 인지하고 있습니다.
