DIY RAM 제작 도전기

by DD
1개월 전
조회수 0

RAM 제조 공정을 홈랩 환경에서 재현하며 실리콘 웨이퍼 가공부터 최종 칩 제작까지 상세히 설명함

포토 리소그래피(Photolithography), 식각, 증착 등 복잡한 반도체 공정을 나노 스케일(Nano-scale)에서 구현하는 과정을 시연함

트랜지스터와 캐패시터를 이용한 RAM 셀의 기본 원리를 설명하고, 이를 기반으로 대규모 배열(Large Array)을 구성하는 방법을 제시함

DRAM의 누설 전류(Leakage Current) 문제와 이를 해결하기 위한 재료 및 공정 최적화 노력을 보여줌

실리콘 웨이퍼 가공 및 초기 공정

영상은 실리콘(Silicon) 웨이퍼를 시작 물질로 사용하여 RAM 칩을 만드는 과정을 보여준다. 고순도 실리콘을 녹여 단결정(Single Crystal) 실리콘을 성장시킨 후, 이를 얇게 절단하여 웨이퍼를 제작하는 초기 단계를 설명한다. 이후 웨이퍼 표면을 평탄화(Planarization)하고 산화(Oxidation) 공정을 통해 절연막을 형성하는 과정이 상세히 묘사된다. 이는 반도체 칩 제작의 근간이 되는 핵심 공정임을 강조한다.

포토 리소그래피와 식각 공정

핵심 공정인 포토 리소그래피(Photolithography)를 통해 회로 패턴을 웨이퍼에 전사하는 과정을 설명한다. 감광액(Photoresist) 도포 후 마스크를 이용한 UV 노광, 현상 과정을 거쳐 미세한 회로 패턴을 형성한다. 이후 식각(Etching) 공정을 통해 불필요한 부분을 제거하여 회로를 완성하는데, 영상에서는 습식 식각(Wet Etching)건식 식각(Dry Etching)의 원리를 간략히 언급하며 정밀한 패턴 구현의 중요성을 강조한다.

증착 및 금속 배선 공정

회로 패턴이 형성된 웨이퍼 위에 증착(Deposition) 공정을 통해 절연막이나 전도성 물질을 입힌다. 특히 화학 기상 증착(Chemical Vapor Deposition, CVD) 방식을 사용하여 균일한 두께의 박막을 형성하는 과정을 보여준다. 이후 금속 배선(Metallization) 공정을 통해 각 트랜지스터와 캐패시터를 연결하는 복잡한 회로망을 구축하며, 이는 칩의 전기적 성능을 결정하는 중요한 단계임을 설명한다.

DRAM 셀 구조와 동작 원리

영상은 DRAM 셀의 기본 구조인 트랜지스터(Transistor)캐패시터(Capacitor)의 역할을 설명한다. 트랜지스터는 스위치 역할을 하여 캐패시터에 저장된 전하(Charge)를 읽거나 쓸 수 있게 하며, 캐패시터는 1비트(Bit)의 데이터를 저장하는 역할을 한다. 이 셀들을 수십억 개 배열하여 고용량 메모리를 구성하며, 캐패시터의 전하 누설(Charge Leakage) 문제로 인해 주기적인 리프레시(Refresh)가 필요함을 강조한다.

홈랩 환경에서의 공정 재현 및 도전 과제

발표자는 실제 반도체 공정 장비 대신 개조된 오븐, 현미경, 마이크로 조작기 등을 활용하여 각 단계를 재현하려 시도한다. 특히 나노미터(Nanometer) 수준의 정밀도 요구 사항과 홈랩 환경의 한계 사이의 괴리를 보여주며, 포토레지스트 코팅, 현상, 식각 등에서 발생하는 어려움을 상세히 설명한다. 이는 대량 생산(Mass Production)개인 제작(DIY) 간의 기술적 격차를 명확히 보여준다.

금속 증착 및 패터닝을 위한 재료 선택

금속 배선 형성을 위해 알루미늄(Aluminum)과 같은 금속을 증착하는 과정을 설명한다. 스퍼터링(Sputtering)과 같은 물리적 증착 방식을 언급하며, 금속 박막의 두께와 균일성이 칩 성능에 미치는 영향을 강조한다. 또한, 포토레지스트(Photoresist)현상액(Developer)의 화학적 특성을 이해하고, 유기 용매(Organic Solvent)를 사용하여 패턴을 형성하는 과정을 보여주며 재료 선택의 중요성을 부각한다.

Making RAM at Home [video]