화웨이, EUV 없이 1.4나노? 반도체 기술 혁신, 그 숨겨진 이야기
화웨이가 2031년까지 1.4나노 공정 목표를 발표하며, EUV 장비 없이 멀티패터닝, 3D 적층, 하이브리드 본딩 등 새로운 기술을 제시함.
기존 2D 트랜지스터 축소 방식 대신, 타우 스케일링(Tau Scaling)과 로직 폴딩(Logic Folding)을 통해 신호 이동 거리 단축을 시도함.
SMIC가 화웨이 전용 파운드리로 전환될 가능성이 높으며, 3D 설계 및 검증의 복잡성 증가를 예상함.
3D 패키징, 하이브리드 본딩 등 기술은 제조 비용 증가와 수율 감소를 야기할 수 있으며, 중국의 반도체 자립 의지를 강조함.
1.4나노 공정, 새로운 접근 방식
발표자는 화웨이가 1.4나노 공정 목표를 제시하며, 기존의 트랜지스터 셀 크기를 줄이는 방식 대신 타우 스케일링(Tau Scaling)과 로직 폴딩(Logic Folding)을 활용한다고 설명한다. 멀티패터닝(Multi-patterning), 3D 적층(3D Stacking), 하이브리드 본딩(Hybrid Bonding) 기술을 통해 EUV 장비 없이도 1.4나노 수준의 밀도를 달성하려는 시도이다. 이는 미국 제재(US Sanctions) 속에서 기술 자립을 위한 전략으로 분석된다.
타우 스케일링(Tau Scaling)과 로직 폴딩(Logic Folding)의 핵심
영상에 따르면 타우 스케일링은 트랜지스터 자체를 작게 만드는 대신, 신호가 이동하는 거리와 시간을 줄이는 접근 방식이다. 저항(Resistance)과 캐패시턴스(Capacitance)를 줄여 신호 지연을 최소화하는 것이 목표이다. 로직 폴딩(Logic Folding)은 2D 평면의 회로를 3D 구조로 접어 배선 길이를 단축하는 기술로, 이는 3D 패키징(3D Packaging) 기술과 유사하다. 이러한 기술들은 발열(Heat) 문제를 야기할 수 있다.
SMIC의 역할과 기술적 과제
발표자는 SMIC가 화웨이 전용 파운드리로 전환될 가능성을 언급하며, 이는 SMIC가 EUV 장비(Extreme Ultraviolet Lithography)를 확보하지 못한 상황과 관련이 있다. 3D 구조로의 전환은 EDA(Electronic Design Automation) 툴의 발전과 3D 설계 및 검증의 복잡성 증가를 요구한다. 제조 비용(Manufacturing Cost) 증가와 수율(Yield) 감소는 극복해야 할 과제이며, 중국의 반도체 자립을 위한 노력을 보여준다.
